会社概要お問い合わせサイトマップ
生産システム設計.COM

電子回路基板の設計段階からのコストダウン・品質向上を実現する技術情報サイト

「東海エリア 電気電子 技術セミナー」

東海モノづくり企業を支える無料技術セミナー

new

第49回 2019年6月21日(金)浜松市楽器博物館5F

セミナー開催時間 14:00~16:30 (受付時間: 13:30)

半導体の基礎知識【受付終了】

  • トランジスタ、ダイオードの種類と性能
  • データシートの読み方

東芝デバイス&ストレージ(株)

定員50名

毎回違うテーマを専門の講師を招き、開催しています。

過去セミナー風景
公開風景1公開風景2
年間スケジュールの詳細はこちら申し込み(無料)はこちら
申し込みはこちら イプロス申し込みはこちら
電子回路設計の基礎知識
電子回路設計の設計における勘所
電子回路板用語集
運営会社
事務局長のつぶやき
事務局長のつぶやき
良くある質問集
お問い合わせください
関連リンク集
ハマトウカンパニー フラッシュサポートグループ
東海 電気電子 技術セミナー 2014 年間スケジュール

第49回

2019年6月21日(金)

東芝デバイス&ストレージ(株)

第50回

2019年7月19日(金)

日本ケミコン(株)

第51回

2019年9月20日(金)

マキシムジャパン(株)

第52回

2019年10月25日(金)

ツカサ電工(株)

第53回

2019年11月22日(金)

ハギワラソリューションズ(株)

第54回

2019年12月13日(金)

(株)タムラ製作所

過去セミナー閲覧
セミナー申込
セミナー申込

電子回路基板における勘所

Ⅲ.実装・レイアウトを考慮した
基板設計のポイント

2. Viaのショートを回避するためのポイント

before

プリント基板設計において、部品を実装しないvia同士が近接していたり、レジスト処理をしないように設計すると、DIPはんだ作業時に、はんだによって接触してショートが発生することがあります。手直しが必要となるなど品質が安定しない場合があります。

ビフォーアフター
after

プリント基板設計において、 via同士の間隔をあける、viaの銅箔部分にレジストを塗布するように設計することで、 DIPはんだ作業時に、はんだによって接触してショートなどの不良発生を低減させることができます。意図的に一列にせず位置をずらすことも間隔をあけることができるため有効です。

DIP作業時に、via同士の間隔をあけたり、不要部分へのはんだ付着が無いようにレジスト処理をしておくことで、実装不良を低減させることができます。DIPの方向を考慮して意図的に位置をずらすことも有効です。製造後の故障を予防することにもなりますので、レジスト処理の実施が望ましいです。

電子回路基盤について設計製造のお問い合わせ
半導体・電子部品の即納在庫品 検索ページ
東海 電気電子 技術セミナー 2014 年間スケジュール

第49回

2019年6月21日(金)

東芝デバイス&ストレージ(株)

第50回

2019年7月19日(金)

日本ケミコン(株)

第51回

2019年9月20日(金)

マキシムジャパン(株)

第52回

2019年10月25日(金)

ツカサ電工(株)

第53回

2019年11月22日(金)

ハギワラソリューションズ(株)

第54回

2019年12月13日(金)

(株)タムラ製作所

過去セミナー閲覧
セミナー申込
セミナー申込
請負ネットワーク
セミナー申込
ハマトウカンパニー フラッシュサポートグループ 東亜エレクトロニクス 東亜ホールディングズ セットトップボックス設計・製造.com 生産システム設計.com