東海電気電子設計.COM » Blog Archive » ２－３－２

会社概要

お問い合わせ

サイトマップ

生産システム設計.COM

電子回路基板の設計段階からのコストダウン・品質向上を実現する技術情報サイト

「東海エリア　電気電子技術セミナー」

東海モノづくり企業を支える無料技術セミナー

	2023年6月15日（木）WEB技術セミナー（Zoom）セミナー開催時間 10:15～12:00　（受付時間：　09:45）抵抗器の適材適所Ⅰ パルス耐性 ESD耐性 KOA株式会社定員500名

毎回違うテーマを専門の講師を招き、開催しています。

過去セミナー風景

公開風景１

公開風景２

年間スケジュールの詳細はこちら

申し込み(無料)はこちら


第76回 2023年6月15日(木) 抵抗器の適材適所Ⅰ KOA株式会社第77回 2023年9月21日(木) ノイズ対策セミナー日本ケミコン株式会社第78回 2023年11月16日(木) 抵抗器の適材適所Ⅱ KOA株式会社

HOME　> Ⅲ．実装・レイアウトを考慮した基板設計のポイント　> 電子回路基板における勘所

電子回路基板における勘所

Ⅲ．実装・レイアウトを考慮した
基板設計のポイント

２. Ｖｉａのショートを回避するためのポイント

before

プリント基板設計において、部品を実装しないvia同士が近接していたり、レジスト処理をしないように設計すると、DIPはんだ作業時に、はんだによって接触してショートが発生することがあります。手直しが必要となるなど品質が安定しない場合があります。

ビフォーアフター

after

プリント基板設計において、 via同士の間隔をあける、viaの銅箔部分にレジストを塗布するように設計することで、 DIPはんだ作業時に、はんだによって接触してショートなどの不良発生を低減させることができます。意図的に一列にせず位置をずらすことも間隔をあけることができるため有効です。

DIP作業時に、via同士の間隔をあけたり、不要部分へのはんだ付着が無いようにレジスト処理をしておくことで、実装不良を低減させることができます。DIPの方向を考慮して意図的に位置をずらすことも有効です。製造後の故障を予防することにもなりますので、レジスト処理の実施が望ましいです。


第76回 2023年6月15日(木) 抵抗器の適材適所Ⅰ KOA株式会社第77回 2023年9月21日(木) ノイズ対策セミナー日本ケミコン株式会社第78回 2023年11月16日(木) 抵抗器の適材適所Ⅱ KOA株式会社


機構設計ソフト設計ハード設計基盤設計シミュレーション基板実装・組立基板製造ハーネス加工精密板金加工プログラミング